DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03638012

Image available

DISPLAY CONTROLLER

PUB. NO.:

04-003112 [JP 4003112 A]

PUBLISHED:

January 08, 1992 (19920108)

INVENTOR(s): NONOSHITA HIROSHI

ISHIZAWA YASUHISA

YAMANASHI YOSHITSUGU

CHO KENJIRO

APPLICANT(s): CANON INC [000100] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-105626 [JP 90105626]

FILED:

April 20, 1990 (19900420)

INTL CLASS:

[5] G02F-001/133; G09G-003/20; G09G-003/36

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD: R005 (PIEZOELECTRIC FERROELECTRIC SUBSTANCES); R011

(LIQUID CRYSTALS)

JOURNAL:

Section: P, Section No. 1336, Vol. 16, No. 147, Pg. 115,

April 13, 1992 (19920413)

ABSTRACT

PURPOSE: To allow the follow up to a change in display information by time dividedly and alternately executing the cycle for refreshing the display over the entire part of the screen of the above-mentioned display device and the cycle for refreshing only the certain part having a change in display contents.

CONSTITUTION: The address signal of a video memory 41 corresponding to rewriting of desired data is applied via an address driver 31 to a memory controller 40 where the arbitration of the memory access request signal of a CPU and the data transfer request signal from a synchronous control circuit 39 is executed. The memory controller 40 executes a changeover in such a manner that an address selector 35 selects the address accessed by the CPU as the address to be applied to the memory 41 when the CPU access side obtain a right. The control signal of the video memory 41 is generated from the memory controller 40 simultaneously therewith and the reading and writing of the data are executed via a data bus driver 33. The follow-up of the display of the screen with high responsiveness is executed in this way.

周知2

09日本国特許庁(JP)

印特許出顯公開

平4-3112 ◎公開特許公報(A)

Solnt. Cl. 5

識別記号

庁内整理番号

@公開 平成4年(1992)1月8日

1/133 3/20 3/36 G 02 F G 09 G

560

8806-2K 8821-5G 8621-5G

審査開求 未請求 請求項の数 4 (全18頁)

49発明の名称

表示制御装置 ...

2019 壐 平2-105626

顧 平2(1990)4月20日 の出

砂発 明 老

下 Z 野

18 久 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

者 沢 ②発 明 石 分雅 聑

餕 7 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

伊発 明 者 朗

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

キャノン株式会社 包田 人 100代 理.人 弁理士 谷 - 2 -

東京都大田区下丸子3丁目30番2号

1. 発明の名称

表示则得技能

- 2.特許請求の範囲
- 1) 顕素の表示状態を部分的に変更可能な表示装 筐の表示製御装置において、前記表示装置の箇面 全体の表示を更新する期間と表示内容に変更のあ る部分のみを更新する期間とを時分割に交互に行 なう手段を具えたことを特徴とする表示製御器 E.
- 2) 前記面面全体の表示を更新する期間において は、前配腰面の一方の端部から対角線上の他方の 始那までの資素を順番に変更することを特徴とす ・る筒水項1に記載の表示制御装置。
- 3) 前記表示内容に変更のある部分に関する情報 を一定期間記憶する手段を異えたことを特徴とす

る請求項1に記載の表示制制基置。

4) 前記表示内容に変更のある部分のみを更新す る期間においては、前記記録手段に記憶された前 記表示内容に変更のある部分に関する情報に従っ て前記国業の表示状態を変更するようにしたこと を特徴とする請求項3に記載の表示制御装置。

> (以下余 **台**)

特用平4-3112 (2)

3. 発明の詳細な説明 【産業上の利用分野】

本発明は、表示制御装置に関し、詳しくは、例えば独誘電性液晶を表示更新のための動作媒体として用い電界の印加等によって更新された表示状態を保持可能な表示案子を異えた表示装置のための表示制態装置に関する。

【従来の技術】

()

一般に、情報処理システムなどには、情報の複 覚表示機能を果す情報表示手段として表示装置が 接続されている。このような表示装置としては CRT が広く利用されており、このような情報処理 装置に接続されるCRT のための表示制御装置の一 例を第7回に示す。

図において、1はアドレスパスドライバ、2は コントロールパスドライバ、3はデータパスドラ イバであり、それぞれ情報処理システムを構成す る各機器間を信号接続するためのシステムパス4 に接続されている。5はデータパスドライバ3を

レスドライバ1 およびアドレスセレクタ10を介してピデオメモリ5 に与えられる。これに件ない、そのピデオメモリ5 には、メモリコントローラ 9 からの DRAM削算信号と、データバスドライバ3 を介した表示データが与えられる。これにより、表示データがピデオメモリ5 に書き込まれる。

一方、CRT7への表示は、CRTC8 がドライバ6に 四期信号を与え、かつその四期信号に合わせて、 CRTC8 がメモリコントローラ9にデータトランス ファー要求信号を与えると共に、アドレスセレク タ10にデークトランスファーアドレスを与えるこ とにより実行される。

まず、データトランスファー要求信号がメモリコントローラ9にてアービトレーションを受け、これに応じてアドレス選択信号がメモリコントローラ9からアドレスセレクタ10に与えられると、CRTCS からのデータトランスファーアドレスがアドレスセレクタ10を介してビデオメモリ5に与えられる。また、モのビデオメモリ5にはメモリコントローラ9からDRAM制即信号が与えられ、

介して転送される表示データを記憶するビデオメモリ、6は表示制御装置とCRT との間のデータ転送のためのドライバ、7はCRT である。

ビデオメモリ5はデュアルポートの DRAM(ダイナミックRAM)によって構成されており、表示データが直接書き込まれる。ビデオメモリ5に書き込まれた表示データは、CRTC(CRTコントローラ) 8によって順次彼み出され、CRT7に表示される。

すなわち、表示データの書を込みのときは、図示しない情報処理システムのCPU がCRTTの表示アクセスの情報処理システムのCPU がCRTTの表示アクセスの情報処理システムの要求信号がコントロールバスドライバ2を介してメモリコントローラ9に与えられ、この信号をCRTC8 からは、リークを表して、CPU のメモリアクセストレーションを受ける。これに応じて、CPU のメモリアクセスやける。これに応じて、CPU のメモリアクセスを対して、メモリコントローラ9からアドレスセレクのアーク書き込みのためのアクセスアドレスがアドークをも込みのためのアクセスアドレスがアドークを表示して、CPU からのアーク書き込みのためのアクセスアドレスがアドークを表示している。

これによりデータトランスファーサイクルが実行される。このデータトランスファーサイクルとは、ビデオメモリ5のライン (表面画面のラスターに相当する)単位のデータをピデオメモリ5内のシフトレジスタに転送することであり、1回のデータトランスファーサイクルによって1ラインから数ライン分のデータをシフトレジスタに転送できる。

そして、シフトレジスクに転送された表示デークは、ビデオメモリらに与えられるCRTC®からトリアルボート創御信号によって、順次シフトのレジスクから読み出されてCRT7へ出力されて表示テークの読み出されて作う表示は、表示エリアに対してもよびこれに伴う表示は、表示エリアに対してその上部から下部へ1ライン中においては左右からで行なわれる。

このように、CRT の表示制御の場合には、ビデオメモリ5に対するCPU の書き込み助作と、CRT

特閒平4-3112 (3)

コントローラ8によるビデオメモり5からの表示 データの飲み出し表示の動作がそれぞれ独立に実 行される。

上述したようなCRT 用の表示製物数量の場合、 表示情報を変更するなどのためのビデオメモリ 5 に対する表示データの書き込みと、そのビデオメ モリ 5 から表示データを読み出して表示する助作 が独立しているため、情報処理システムのプログ ラムでは表示タイミングや所述の表示データを書 なく、任意のタイミングで所述の表示データを書 き込むことができるという利点を有している。

この点を捕うものとして液晶表示器(以下、 LCD という)を用いることができる。すなわち、

状態を維持する。このようなFLC の分子の双安定性により、FLCDは記憶性を有する。このようなFLC およびFLCDが詳細は、例えば特額昭62-76357号に記載されている。

[発明が解決しようとする課題]

ところが、以上のような利点を有するFLCDを前述のCRT と同様の表示制御により情報処理システムの表示被置として用いる場合、FLC の表示更新動作にかかる時間が比較的遅いため、例えば、カーソル、文字入力、スフロール等、即座にその表示が書き換えられなければならないような表示情報の変化に強従できないことがあった。

これに対して、PLCDの特長の一つである部分書き換えが可能であることを利用し、この処理を行うため、情報処理システム側はこの処理であることを識別するための情報を与える等を行なう構成もあるが、前述した表示画面上における部分的な書き換え駆動を実現するためには、情報処理システムにおける制御プログラムの大幅な変更を余儀

LCD によれば、表示装置全体の小型化(特に 薄型化)を聞ることができる。このようなLCD の中には、上述した強誘電性液晶(以下、FLC: Ferroelectric Liquid Crystalという)の被晶セ ルを用いた表示器(以下、FLCD:FLCディスプレイ という)があり、その特長の1つは、その液晶セ ルが電界の印加に対して表示状態の保存性を有す ることにある。そのため、FLCDを駆動する場合に は、CRT や他の液晶表示器と異なり、表示画面の 連続的なリフレッシュ駆動の周期に時間的な余裕 ができ、また、その連続的なリフレッシュ駆動と は別に、表示国面上の変更に当たる部分のみの表 示状態を更新する部分書き換え駆動が可能とな る。したがって、このようなPLCDは他の液晶表示 最と比較して大画面の表示器とすることができ 8.

ここで、PLCDは、その液晶セルが充分に浮いものであり、その中の組長いFLCの分子は、電界の印加方向に応じて第1の安定状態または第2の安定状態に配向し、電界を切ってもそれぞれの配向

なくされていた。

本発明は上述の観点に基づいてなされたものであり、情報処理システムのソフトウェアを大幅に 変更せずに、CRT との互換性を有したFLCD等の表 示制御装置を提供することを目的とする。

また、PLCD等における表示状態の保存性を有効 に利用し最適な函質を実現可能な表示制御設置を 提供することを本発明の他の目的とする。

【課題を解決するための手段】

かかる目的を建成するために、本発明は、衝気の表示状態を部分的に変更可能な表示装置の表示数据数据において、前記表示装置の画面全体の表示を更新する期間と表示内容に変更のある部分のみを更新する期間とを時分割に交互に行なう手段を異えたことを特徴とする。

[作用]

本発明によれば、幽面全体を順番に書き換える サイクルとCPU 等ホスト何からアクセスされたラ

特別平4-3112 (4)

イン等の部分を書き換えるサイクルとを貯分割に 交互に行う手段を設けることで、部分書き込みす るデークかどうかの識別をコマンド等に応じて行 う必要無く、一定の関節金体の表示更新の選度 (リフレッシュレート)を保つことができ、且つ 書き換えられたデータを匿ちに表示することも可 能になる。

(以下 命 白)

ロッピーディスク装置19のためのディスクイン
クーフェース、21は例えばレーザピームプリン
ク・インクジェットプリンク等高解像度のプリン
ク・22はプリンタ21のためのプリンタインター
フェース、23は文字、数字等のキャラクタその他
の入力を行うためのキーボード、24はポインティ
ングデバイスであるマウス、25はキーボード23や
マウス24のためのインターフェース、26は例えば
本出職人により特別昭63ー242993号等において第
示された表示器と用いて確成できるFLCD(FLCディ
スプレイ)、27はFLCD26のためのFLCDインターフェースである。

第2回は本発明表示制御技能の一実施例としてのFLCDインターフェース27の構成例を示すプロック回である。

型において、31はアドレスパスドライバ、32はコントロールパスドライバ、33,43,44はデータバスドライバである。CPU11 からのアドレスデータは、アドレスパスドライバ31から、メモリコントローラ40およびアドレスセレクタ35の一方の入力

以下、関関を参照して本発明を詳細に説明する。

(第1実施例)

【笑篇例】

第1回は本売明の一実施例に係る表示制御装置 を組み込んだ情報処理システム全体のプロック構 点因である。

図において、11は情報処理システム金体を制御するCPU、12はアドレスパス、コントロールパス、データパスからなるシステムパス、13はプログラムを記憶したり、ワーク領域として使われるメインメモリ、14はCPU11 を介さずにメモリとI/O 機器間でデータの転送を行うDNA コントローラ(Direct Memory Access Controller、以下DNACという)、18はイーサネット(XEROX 社による)等のLAH(ローカルネットワーク)16との間のLANインターフェース、17はROM、SRAW、RS232C仕様のインタフェース等からなるI/O 機器接続用のI/O 強優、18はハードディスク装置、19はフロッピーディスク装置、20はハードディスク装置18やフ

都に与えられるとともに、第1のスイッチS1の切り換えによってFIFO形態のメモリ36または37に選択的に与えられて記憶される。すなわら、これらメモリ36および37(以下、それぞれFIFO(A)およびFIFO(B)ともいう)は、書き込んだ順番にデークを読み出すFIFO(First In First Out)メモリであり、これらのメモリ36および37に書き込まれたアドレスデータは、第2のスイッチS2の切り換えによって選択的に読み出される。

これらのメモリ36または37から飲み出されたアドレスデータと、後述するアドレスカウンタ38からのアドレスデータは、第3のスイッチ88の切り換えによって選択的にアドレスカウンタ38はの入力を発生するものであり、そのアドレスデータを発生するものであり、そのアドレスデータの発生タイミングは問期側回路39は、カイッチ81、32 および53の切り換え制御信号やススナータが1、32 および53の切り換え制御信号やススナータが1、32 および53の切り換え制御信号やススナーのメモリコントローラ40へのデータトランス

特朗平4-3112 (5)

ファ要求信号をも発生する。

CP011 からのコントロール個号は、コントロールパスドライパ32からメモリコントローラ40に与えられ、そのメモリコントローラ40は、サンプカウンタ34と、アドレスセレクタ10の前側号を発生する。サンプリングカウンタ34は、メモリ41の前側信号を発生する。サンプリングカウンタ34は、メモリコントローラ40からのか進信号に基づいて、当数でもで、アドレスセレクタ35は、メモリコントレーラ40からの制御信号に基づいて、当数ではアドレスセレクタ35は、メモリコントレクタ35の入力部に与えられる2つのアドドムスセノタの一方を選択してビデオメモリ41に与えス

ビデオメモリ41は表示データを記憶するものであり、デュアルポートのDRAM(ダイナミックRAM)で構成されていて、初記データバスドライバ33を介して表示データの書き込みと読み出しを行う。 ビデオメモリ41に書き込まれた表示データは、ドライバレシーバ42を介してFLCD25に転送されて表

ローラ40からビデオメモリ41の制御信号が発生され、データバスドライバ33を介してデータの設書をが行われる。このとき、CPU アクセスアドレス20はスイッチ SIを介してFIFO (A) 36 またはFIFO (B) 37 に記憶され、彼述する表示データの転送の職利用される。このように CPU11 から見た表示データのアクセス方法は前述の CRT の場合と少しも変わらない。

また、ビデオメモリ41からデータを設出し、FLCD28へ転送する場合、阿朝側部回路39からメモリコントローラ40ヘデータトランスファ要求が発生され、ビデオメモリ41に対するアドレスがアドレスカウンタ38またはFIFO側アドレスがアドレスセレクタ88において選択されるとともに、メモリコントローラ40よりデークトランスファ用の制御信号が生成されることで、メモリセルからシフトレジスタへ被当アドレスのデータが転送され、シリアルボートの制御信号によりドライバ42へ出力される。

周期制御回路39では、FLCD26からの水平同期信

示される。また、そのドライバレシーバ42は、 FLCD28からの国際信号を同期制製回路39に与える。FLCD26には、FLC の速度を検出する温度センサ26a が組み込まれている。

また、CPU11 からの後述の設定データは、データパスドライバ43を介して同期制御回路39に与えられる。さらに、温度センサ26m の出力信号はデータパスドライバ44を介してCPU11 に転送される。

以上の構成において、CPU11 が表示の変更を行う場合、所望するデータの書換えに対応するピデオメモリ41のアドレス信号がアドレスバスをラースに与えてCPU11 のメモリアクセス要求信号と同間的338からのデータトランスファ要求信号とのアービトレーションが行われる。そしてCPU アービトレーションが行われる。そしてCPU アービトレーションが行われる。そしてCPU アービトレータ 35に対し、メモリ41へ与える選択ドレスとしてCPU がアクセスしたアドレスを選択するよう切換えを行う。これと同時にメモリコント

号HSYNC に基づいて複数ラインを単位として書でいて複数ラインを単位として行くの書談に全国リフレッシュして行くの書談とで、全国リフレッシュして行う部分書談えサイクルとを交互に生じって、全国リフ・インのである。ここで、全国リフ・インを受ける。ここで、全国リフ・インを関うイン)から順次に下方へ向けて書談と、でのまた、アクセスラインの書き換えるものである。たのサイクルの室前の所定時間内にCPU11 からってスちれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き換えるものであれたラインを書き

このように、本例においては、基本的にはFLC ディスプレイ26の関固全面を順次リフレッシュし て行く動作と、表示内容の変更を行うべくCPUIL によりアクセスされたラインの審換えを行う動作 とを時分割に交互に行うが、さらにそれら動作の 繰返し同期と1層期内におけるそれら動作の時間 的比率とを設定可能とするとともに、ライン書換 え(部分書換え)の動作期間をCPUIIによりアク

特期平4-3112 (6)

セスされたラインの数等に応じて調整するように . + .

まず、第3回を用いてリフレッシュの動作とう イン書換えの動作とを跨分割に交互に行う本例の 基本的動作について説明する。ここでは、リフ - レッシュのサイクルを4ラインを単位として、ア クセスラインの書換えサイクルを3ラインを単位 として行う場合の例を示す。

のサイクルとアクセスラインの書換えサイクルと を交互に生じさせるタイミングであり、 "1" の ときが全間リフレッシュのサイクルで、"0"の ときがアクセスラインの書換えサイクルであるこ とを示す。また、Tuは金面リフレッシュのサイク ルの時間、Tuはアクセスラインの書換えサイクル の時間を考わす。この例においては、T。: T。= 4:3としているが、要求されるリフレッシュ レート等によって最適な値を選ぶことができる。 すなわち、T₄の割合を大きくすればリフレッシュ レートを上げることができ、Toの割合を大きくす

第3回において、REE/ICS は全面リフレッシュ

られる水平同期信号HSYNC 毎に"1"、"2"。 *3 と果次オウントアップしていく。この歯に CPU11 よりラインL1.L2,L3のアドレスがアクセス されると、スイッチSlがFIFO(A)35 に接続されて いるので、L1, L2, L3のアドレスがここに記位す れ、その後スイッチ52がFIFO(A)36 に接続された 時点でL1. L2, L3のアドレスがここから出力され、 出力ラインとしてLi,L2,L3が選ばれる。ここで、 スイッチ53の切換え信号は同期制御回路39からの RFF/ACS として与えられ、ラインアクセスのサイ クルでは出力ラインアドレスとしてPIFO(A).FIFO (B) 側に切換えられる。

()

そして、このときスイッチ\$1がFIFO(8)37 側に 接続されているのでFIFO(8)37 側にアクセスアド レスが記憶される。REF/ACS が "1"となると、 スイッチ83はアドレスカウンタ38個に切換えら れ、リフレッシュ動作を前サイクルの読きのライ ンから行う。第3図においては、L3のライン出力 役に前サイクルの統合である"4"。"5"。 "6"、"7"のラインが出力されている。以下

れば部分的な変更の応答性を良くすることができ る。この意様については後述する。

FJFO(A)36 およびPIPO(B)37 の状態を説明する に、スイッチSlがFIFO(A)36 例に接続されると (状態A/B = 1)、CPU11 がアクセスするライン のナドレスはFIFO(A)36 にサンプリングされて紀 住される。一方スイッチSlがFlF0(B)37 倒に接続 されると(A/B= O) 、CPUII がアクセスするライ ンアドレスがFIFO(B) 87 に記憶される。また、ス イッチ82がPJF0(A)36 側に接続されると(A/B= 1). FIFO(A) 36 に記憶されたアドレスが出力さ れ、スイッチ S2が FIFO(8) 37 側に接続されると (A/B= 0) 、FIFO(8)37 に配位されたアドレスが 出力される。

車画全体の1回のリフレッシュが完了し、FLCD 28が垂直周期信号TSYNC を出力したり、あるいは アドレスタウンク38にキャリーが生じるとアドレ スタウンク38がクリアされ、次の全面リフレッ シュのサイクルで出力されるラインは第0ライン に戻り、FLCD28より同期制御回路38を介して与え

同様にして、上述の動作を構造すが、FIFOを 2 つ 用意したのは、一方でメモリアクセスされたアド レスをサンプリングし、同時に他方でサンプリン グしたアドレスを出力することを矛盾無く、かっ 効率よく実行するためである。すなわち、アドレ スのサンプリング期間は他方のFIFOのアクセスラ インの出力開始から全面リフレッシュサイクルの 終了までであり、全面リフレッシュサイクルの終 了後、直前のサンプリング蔚間でサンプリングし たアドレスを出力するアクセスラインの書換えせ イクルに入ると飼時に、他方のFIFOのアドレスサ ンプリング期間が開始されることになる。

以上のように、本例の基本的動作ではリフレッ シュサイクルとライン書換えのサイクルとを交互 に絶滅し、第3箇ではその縁返し周期を7ライン を1単位としてTa:Tam 4:3として説明した が、本例ではちらに温度等の環境条件や表示する ゲークの種類、あるいはさらにFLCDの表示デバイ ス素材の違い等に応じて要求されるリフレッシュ レート等によってTaとTaとの比率を変更可能とす

特期平4-3112 (7)

る。すなわち、T。の割合(1リフレッシュサイクル内のライン数Mに対応。すなわちT。= M× (HSYNCの周期))を大きくすればリフレッシュレートを向上することができ、例えば低温時等FLC 常子の応答性が低い場合やイメージ関数を表といてまたが、場合においても良好な表示状態を得ることができる。逆に、T。の割合(1つの部分を換え、C USYNCの周期))を大とすれば部分的な表示の変更やなりの周期))を大とすれば部分的な表示の変更やなりの周期。対象に対応でき、高温時や文字等やなりクラの表示の数が、リフレッシュレートが高くない場合に対応に対応といる。

また、本実施例では最近し周期のライン数をも 設定可能とすることで、リフレッシュサイクルお よび部分書換えの割合をより細かく変えることが できるようにし、より細やかな最遅化を図るよう にする。例えば、リフレッシュレートを優先ささ なければならない、もしくは優先したい場合に、 縁返し周期のライン数を40ラインにしてT。: T。= 4:1とすれば、全面リフレッシュを32ライン分

アクセスされた ラインの数	アクセスライン書換えサイ クルの転送ライン数 (P)
0~1	0
2 ~ 3	2
4~6	4
7 ~ 9	7
10~	10

第1表

例示した第1表において、Tak10ライン分から
10ライン分の時間だけアクセスライン数によって
変化する。Taの割合が小さくなればリフレッシュ
レートが上がり、Taの割合が大きくなればリフ
レッシュレートは下がるが、例示の第1表に対し
る10ライン (上述のように過度等に従って設定されたライン数) のように制限値を設けているので、上配設定された値以上のリフレッシュレート
を保つことができる。すなわち、アクセスされた
ラインの数によってTa: Taの割合を変化させるため、動的に最適な部分書換えのタイミングを調整

行ってアクセスラインの書換えを8ライン行うことができる。また、部分書換えを優先できる、もしくは優先したい場合は縁返し周期のライン数を10ラインにしてTa: To=3:2とすれば、全面リフレッシュ2を6ライン分行ってアクセスラインの書換えを4ライン行うことができる。

さらに、本実施例においては、そのように設定された部分書換えのライン数の範囲内において、CPU11 にアクセスされたライン数およびラインの関連に応じ、リフレッシュサイクル間では、クセス状態に応じ、リフレッシュサイクルをであられて、動作の最近ででは、サイクルを含まって、動作の通位性とリフレッシュレートとの関係を動的に最適化できるようになる。

これは、例えば次表のようなルールに従って行うことができる。

できるとともに、リフレッシュレートをさらに向 上できることになる。

第4回は以上の設定および調整を行ってリフ レッシュサイクルと部分書換えサイクルとを定め る信号REF/ACS を出力するための国類側御回路39 の内部構成例を示す。

ここで、Cはサンプリングカウンタ34によるカウント値、Mは温度等の条件に応じてCPU11 例よりデータバスコントローラ43を介して設定される1リフレッシュサイクル内のライン数に対応した値を示す信号、Nは同じく1つの部分審換えサイクル内のライン数に対応した値を示す信号である。

特局平4-3112 (8)

るための参照テーブル切換え部である。そして、これによりメモリ 390 から選択された値が転送ライン数 P としてカウンク 393 に入力される。そして、カウンタ 393 は、与えられたM 値および P 値に従って国別信号 HSYNC をカウントし、信号 REP/AG3 を出力する。

-462702408=

ところで、本例においては、1サンプリング期間において同一ラインが1回以上アクセスされても、これを1回として計数するようにする。すなわち、1サンプリング期間に与えられたあるアドレスが、すでにその期間に与えられているアドレスと同一ラインに含まれるものである場合には、サンプリングカウンタ34の歩道が行われないようにし、異なったラインの数の計数のみを行うようにする。

第5回はかかるサンプリングカウンタの計数動作制御を行うための構成例であり、例えばメモリコントローラ40に設けておくことができる。ここで、401 は1 サンプリング期間に入力したアドレスをラッチするアドレスラッチ部、403 は入力し

り、あるいはアドレスカウンタ38にキャリーが生 じると、アドレスカンク38がクリアされ、次の全 阈リフレッシュのサイクルで出力されるラインは "O"に戻り、水平両期信号HSYNC 毎に"1"。 "2"、"3"と順次カウントアップしていく。 この間にCPUI1 よりL1, L2, L3, L4, L5のアドレスが アクセスされると、スイッチ51がFIFO(A)36 個に 接続されているので、L1, L2, L3, L4, L5のアドレス がPIFO(A)36 に記憶される。また、サンプリング カウンタ34の値は"5"を示す。第1表に対応し たテーブルが参照される場合には、サンプリング カウンタ値が *5 * の場合は P = 4 ラインの出力 であるので、スイッチ52がFIFO(A)36 に接続され た時点で最初の4ラインであるL1,L2,L3,L4 が FIPO(A)36 から出力され、出力ラインとしてLi. __L2.13,14が選ばれる。 ここで、-ス-イ-ッチ88の切換-え信号はREP/ACS で与えられるので、このときは 出力ラインアドレスとしてFIFO側のアドレスが選 tha.

また、このときスイッチ Sl (A/B) が * O * に

たアドレスとアドレスラッチ部にラッチされているアドレスとを比較する比較回路であり、入力したアドレスが、ラッチされているいずれのアドレスとも関ーラインにないときにのみサンプリングカンタ34の歩進信号を出力する。

上記において、アドレスラッチ部401 の内容およびサンプリングカウンタ34は、1 サンプリング 期間の終了時にリセットすればよい。また、第5 図の各部動作を行うのはCPU11 によるビデオメモリ41に対するデータ書込み(ライト)時とすればよい。

なお、関ーラインのアドレスが複数回アクセス されてもその感度カウントを行うのであれば、 第5回の構成は不要であり、ビデオメモリ41に対 するライト信号もしくはラインの数を単に計数す るようにすればよい。

次に、第6国を用いて部分書換えの動作期間の 調整の態機を例示する。

第3回と同様に、國面全体の、1回のリフレッシュが完了し、FLCD28が最直両期信号を出力した

なっているのでF1FO(B) 37 例にアクセスアドレスが記憶される。BEF/ACS が"1"になると、スイッチ 53 はアドレスカウンタ 側に切換わりリフレッシュラインの前サイクルの続きを行う。第6図においてはL4のライン出力後に前サイクルの続きである 4.5.6.7 ラインが出力されている。

ここで、PIFO(B) 37 のアクセスアドレスサンプリング期間中には、関一のL6が3回アクセスをおいて、サンプリングカウンク機は「1 「 でんだけで、サンプリングカウンク機は「1 「 でんだけで、サンプリングカウルが連続する。次のFIFO(A) 36 のアクセスアドレスの間は全面リフレッシュサイクルの間は全面リフレッシュサイクルでもある。以下、同様の動作を過えてクルで転送される。以下、同様の動かったラインが次のアクセスアドレスを構えるでいて、同様のなかったラインが次のアクセスアドレスを構造を対する。以下、同様の動かったラインが次のアクセスアドレスを構造を対する。以下、同様のなかったラインが次のアクセスアドレスを構造を対していていています。以下、同様の動かったラインが大のアクルでである。以下、同様の動かったラインが大のアクルで表現を開発を対していています。

特別平4-3112 (9)

次に、本例装置にかかる以上の各種によって行われる動作を説明する。

第7団はその動作手順の一例を示し、まずステップ \$200A では温度センサ 25a の検出値を CPU 11がリードし、ステップ \$200B にてこれに応じた 最適の M値(1 リフレッシュサイクル内のライン 数であって T。を規定するもの)と N値(1 つの部分書換えサイクル内のライン数であって最大の T。を規定するもの)とを時期 制御回路 \$55 に数定する。

次に、ステップS201にてスイッチS1名よびS2の 初期状態を設定する。ここでは、スイッチS1を FIFO(A) 36 例にし、スイッチS2をFIFO(B) 37 例に したが、これはどちらかに確定させればどちらか ら始めても構わない。ステップS202ではアドレス カウンタ38をクリアし、そのリフレッシェアドレ スを初期値、例えば "0" にする。次に、ステッ プS203でREF/ACS を "1" にして金面リフレッ シュサイクルが行われるようにする。また、リフ レッシュまたは部分書換えの1サイクル(ここで は1リフレッシュサイクル)内の転送ライン数を 数えるためのカウンタをクリアし、そのカウンタ 値以を"0"にしておく。

次に、ステップ8205にて、最終ラインまでのり フレッシュが終了してアドレスカウンタにキャ リーが生じた期間(帰線期間)中であるかどうか を判定し、その期間中ならばステップ5200A に戻 るが、期間中でなければステップ5206でHSYNC が 来るのを待つ。HSYNC が来ると、リフレッシュラ インアドレスで示すれるラインのデータをFLCD26 へ転送する。ステップS208では1回の金面リフ レッシュサイクルで転送するライン数Mを終了し たかどうかを利定しており、LNがMより小さけれ ばステップ \$209へ移行し、アドレスカウンタ 38を カウントアップし、ステップS218でLNを+1歩進 してステップ8206へ戻る。これをMライン転送す るまで蠱退すわけであり、第6図に示した例にお いてはM=4であるからステップ5206~5210の ループを4回編載すことになる。

Mラインの転送が終了すると、設定されたN値

およびサンプリングカウンタ 34のカウント値 C より得られるアクセスラインの書換えサイクル中の転送ライン数 P をステップ 5219で参照し、 **O** ならばアクセスラインの書換えサイクルを省略し、ステップ 5203へ移って再び全面リフレッシュサイクルを行う。 一方、 ステップ 5219で P が**O** でなければアクセスラインの書換えサイクルを実行するためのステップ 5211へ移る。

ステップS211ではREF/XCS を "0" にしてアクセスラインの物換えサイクルが行われるようにする。また、スイッチS1とスイッチS2とのそれぞれの披枝状態を逆転させ、FIFOのアドレスサンプリングとラインアドレス出力の役目を逆にする。次に、ステップS212でアクセスラインの書換えサイクル中の転送ライン数を数えるために、再びカウンタ値LNを "0" にしておく。ステップS213ではFIFO(A)36 またはFIFO(B)37 のいずれか一方からサンプリングしたアドレスを独出す。

ステップS215ではHSYNC が来るのを持ち、入来 した場合にはステップS216で先程験出したアドレ スのラインのデータをFLCD26へ転送する。次に、ステップ8217でラインの転送がPライン分終了したかどうか利定する。すなわち、LNがPより小さければステップ8218へ移り、LNを+1分遣してステップ8213へ関るようにし、これをPライン分終了するまで繰送す。P=4である場合にはステップ8213~8218のループを4回縁送すことになる。そして、Pライン終了すると再び全面リフレッシュサイクルを実行するべく、ステップ8203へ戻る。

以上述べてきたように、ビデオメモリ41の内容を表示するのは、ステップ 5203から 5208までの全面リフレッシュサイクルと、ステップ 5211から 5217までのアクセスラインの普換えサイクルを繰返し、アドレスカウンタ 38にキャリーが生じたときに全面リフレッシュサイクルのラインを先頭に戻して信号を初期化することで行われる。一方、CPU11 は表示した内容を得るために、上記表示動作とは独立にビデオメモリ 41からデータを読出したり書込んだりすれば良いわけである。

特別平4-3112 (10)

以上述べてきたようにビデオメモリ41からデータを設出してFLGD26へ転送するのはコマンド解釈も不要であり、比較的簡単な回路で構成できるのみならず、グラフィックプロセッサ等を設けてコマンド解釈を行って表示制御を行うよりも無何に実現可能であり、システム全体のコストダウンを図りながら性能の向上も可能である。

(第2実施例)

(i

第2図においては、サンプリングアドレスの記 体手段としてP1P0を用いたが、第8図に示したよ うに、サンプリングアドレスの記憶手段として SRAN等を用いてアドレス製鋼を行うことで、第9 図に示したようにサンプリングしたアドレスのう ち古いアドレスを捨てて最新のアドレスを転送で 88ようにすることも可能である。

ここでは、第2回と第6回に対して、第8回と第9回で変更のある部分についてのみ説明する。

第8回において、本例ではF1F0(A)36,F1F0(B) 37の代わりに、ランダムアクセス可能なSRAN(A)

ドレスサンプリング期間中にサンプリングされた L7.18,L9の内、最新の2ラインであるL8,L8 がア クセスライン書換えサイクルで転送される。

FIFOの場合、普込んだ履告に読出しを行い、ナ ドレス制御を外から行う必要が無いためにコンパ クトに構成できるが、この例で示すように最新の 情報を読出したい場合は、ダミーの読出し動作を 行う必要があり、SRAMで構成する方が制御し続 い。また、SRANのアドレス制御を適切に行うこと でFIFOのようにも動作させることもでき、さらに 例えば上途において *6 - → *4 - → *3 - → "2"のように逆方向に統出しを行うこともでき るので、サンプリングしたアドレスに対する出力 アドレスの自由度が大きい。すなわち、アクセス されたアドレスの古い方に意味があるか、新しい 方に意味があるかは、場合によっても変わるであ ろうし、一概にどちらが適当かとは言えず、また 設出し東序もハードウェア構成を有利にすること に関与することもあるから、SRANを用いた構成で はその頃に応じて適当と思われるものを退べるよ

145 およびSRAM(B)146を配設し、SRAMのアドレス を飼御するアドレスコントローラ147 を設けてい る。そして、サンプリングカウンタ34からの出力 個Cに従って、例えば第1表より得られる転送 ライン数分出力でせるようにアドレッシングな れる。例えば、サンプリングアドレスの書込み アドレスモ "0" → "1" → "2" → "3" → *4° → *5° のように変化させ、転送ライン数 が4ラインだとするとSRAMからの競出しアドレス を"2"から開始し、例えば"2"→"3"→ "4"→"5"と変化させるわけである。このと き、次のアドレスサンプリング期間の開始で書込 みアドレスを"0"に渡して古いアドレス情報を 捨てるようにすることになるのであるから、 SRAN としては一周期内で必要最小階の信仰を記憶でき る容量を持ったSRANを準備すれば良い。

第9回の例では、SRAN(A)145にアドレスサンプリングされたLI,L2,L3,L4,L5の内、最新の4ラインであるL2,L3,L4,L5 がアクセスライン書換えサイクルで転送される。また、次のSRAN(A)145のア

うになる.

(その他)

なお、本発明は、以上述べた実施例にのみ限られることなく、本発明の趣旨を造脱しない範囲で 適宜の変形が可能であるのは勿論である。

例えば、上例では、①基本的にリフレッシュサイクルと部分書換えサイクルとを交互に行うようにし、②またそれらサイクルの縁返し周期(Ta+Ta)を可変とするとともに同サイクルの初合を設定可能とし、③さらに部分書換えのサイクルをフクセスライン数等に応じて調整するようにしまった。これらすべてを行うものでなくてもよいうのではなく、所望に応じていずれかのモードが適宜連択されて実行されるようにしてもよい。

さらに、上例では設定されたN値をそれぞれ上限値としたP値のテーブル群を設けたが、上記のでの設定とOでの開整との関係は適切に定めることができる。例えば設定されたN値をそれぞれ中程度の低としたP値のテーブル群を設けるように

特別平4-3112 (11)

してもよい。また、カウント値CとP値とのテープルを単一のものとし、例えばその最大のP値に対応してステップS2DOA では温度等に基づく適切なM値のみを定めるようにしても、Ta+Taの期間およびTaとTaとの比率が変更できる。また、アクセスライン数を計数するのにサンプリングカウンタを散ける代りに、FIFOメモリが退常有する「フル」、「ハーフ」、「エンプティ」等のフラグを用いてアクセスライン数を知るようにしてもよ

加えて、上例では温度情報のみに基づいて帰穂 期間でCPU11 が上記のの設定を行うようにした が、当該設定のタイミングは適宜定めることである。 またCPU11 によらずFLC インタフェース27個 にそのような処理を行う手段を設けて、動作である。 でもような処理を行う手段を設けて、動作のある。 でもよい。また、そのような温度情報のみならずその他の環境条件を考慮してもよく、これにである。 ずその他の環境条件を考慮してもよく、これにできまる。 フクタ等の表示データ種類を考慮してもよい。

可能となる。

4、図面の簡単な説明

第1回は本発明の一実施例の表示制御装置を組 み込んだ情報処理装置全体のブロック構成団、

第2国は本発明の一実施例としてのFLCDイン ターフェースの構成を示すプロック国、

第3回は第2回示のFLCDインターフェースの基本的動作を説明するためのタイミングチャート、

第4回は第2回に示される両期制御回路の内部 構成例を示すプロック回、

第5回は第2回に示されるサンプリングカウン タの計数動作を行なうための構成例を示すプロック回。

第6回は第2回示のFLCDインターフェースの部分替換え動作期間の調整の筆様を何示するタイミングチャート、

第7図は第2図示のFLCDインターフェースの動作手順の一例を示すフローチャート、

第8団は本発明の他の実施例としてのPLCDイン

さらに、アクセスないしは表示の1単位は1ラ インでもよく、複数のラインでもよい。

【発明の効果】

以上説明したように、本発明によれば、毎頃全 体を順番に書き換えるサイクルとCPU 等ホスト側 からアクセスされたラインを書き換えるサイクル とを随分割に交互に行う手段を設けることで、部 分字を込みするデータかどうかの識別をコマンド 等に応じて行う必要無く、一定のリフレッシュ レートを保つことができ、且つ書き換えられた チータを直ちに表示することも可能になる。従っ て、PLC ディスプレイを用いるシステムのソフト ウェア等の仕機を一切変更せずに、画面の表示を 図形やカーソルの移動にも応答性高く追從させる ことができるようにもなり、さらにFLC の特性を 十二分に活用した良好な表示を行うこともでき る。また、システムからみたCRT とFLC との互換 性も保たれる。しかも単純な回路構成で実現され るので、厳価にして高速の表示製御を行うことが

ターフェースの構成を示すプロック図、

第9回は第8回示のFLCDインターフェースの動作を説明するためのタイミングチャート、

第10回は従来のCRT インターフェースの構成を示すプロック回である。

11-- CPU ,

12…アドレスパス、

13…システムバス

14… DWA コントローラ、

15…LAN インターフェース、

IS ... LAN .

17…1/0 装量。

18…ハードディスク装量、

19…フロッピーディスク設置、

20- ディスクインターフェース、

21ープリンク、

22…プリンタインターフェース、

23…サーポード、

24…マウス、

74周平4-3112 (12)

25…インターフェース、

25-FLCD(FLCD ディスプレイ)、

26a …温度センサ、

27… PLCDインターフェース、

31--アドレスドライバ、

32…コントロールパスドライバ、

33,43,44-- データバスドライバ、

34…サンプリングカウンタ、

35…アドレスセレクタ、

36… FIFO(A) メモリ、

37-FIFO(B) メモリ、

38…アドレスカウンタ、

39…两期前即回路、

40…メモリコントローラ、

41…ピデオメモリ、

42ードライバレシーパ、

\$1,\$2,\$3…スイッチ、

390 ーメモリ、

351 …参麗テーブル切換え郎、

393 …カウンク、

()


401 …アドレスラッチ部、

403 …比較回路、

145 -- SRAM(A) .


146 ... SRAM(B) .


147 …アドレスコントローラ。



()

特間平4-3112 (43)








第3図

()

特開平4-3112 (14)









第6図

ι.

()


特別平4-3112 (15)






()

特留平4-3112 (16)



第 9 図



-120-

特別平4-3112 (17)

手統補正書

平成 3年 7月19日

手統神正書(方式)

平成2年8月30日

特許庁長官 殿

1、事件の表示

特顧平2-105826号

2、 発明の名称

表示制御装置

3、補正をする者

事件との関係 特許出單人 (100) キヤノン株式会社

4. 代 理 人

住 所 〒107

東京都港区赤坂6丁目1番31号 笛6セイコービル3階 話 (03)589-1201(代表)

氏 名 (7748) 弁理士

5. 補正命令の日付 平成2年6月29日 (発送日 平成2年7月31日)

6、補正の対象 图面全图

7、補正の内容

図面全図を別紙の通り浄書する。

(内容に変更なし) 丹许产

B. 30 14 14

- 7. 補正の内容
- (1) 明細書第3頁第14行「第7回」を「第10回」 に補正する。
- (2) 同書第9頁第10行「スフロール」を「スク ロール」に補正する。
- (3) 岡書第15頁第5行「アドレスセレクタ10」を 「アドレスセレクタ36」に補正する。
- (4) 阿書第24頁第4行~第5行『リフレッシュ2 を」を「リフレッシュを」に補正する。
- (5) 同書第43頁第1行「25…インターフェース」 を「25…キーインタフェース」に補正する。
- (6) 図面の第4 図および第9 図を別紙の通り補正 する.

以 上

特許庁長官

1. 事件の表示

特 殿 平 2~105626号

2. 発明の名称

表示制御婆筐

3. 補正をする者

事件との関係 特許出願人

(100) キヤノン株式会社

4.代理

6. 補正の対象

〒107

東京都港区赤坂 5 丁目 1 番 31号

第6セイコービル3階


(03)3589-1201(代表) 琶

(7748) 弁理士 谷

5. 補正命令の日付


明細書および図面

个特许方 3, 7.19



第 4 図

特別平4-3112 (18)



第9図